Fitter report for LED_hello_world
Mon Feb 25 15:08:23 2013
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 25 15:08:23 2013     ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; LED_hello_world                           ;
; Top-level Entity Name              ; LED_hello_world                           ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE10F17C8                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 3,448 / 10,320 ( 33 % )                   ;
;     Total combinational functions  ; 2,997 / 10,320 ( 29 % )                   ;
;     Dedicated logic registers      ; 2,148 / 10,320 ( 21 % )                   ;
; Total registers                    ; 2217                                      ;
; Total pins                         ; 74 / 180 ( 41 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 37,888 / 423,936 ( 9 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 46 ( 9 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; SDO Pin                                                                    ; On                  ;                                       ;
; SCE Pin                                                                    ; On                  ;                                       ;
; DCLK Pin                                                                   ; On                  ;                                       ;
; Data[0] Pin                                                                ; On                  ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  10.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; I/O Assignment Warnings                                            ;
+-------------------------------------------+------------------------+
; Pin Name                                  ; Reason                 ;
+-------------------------------------------+------------------------+
; S_CLK                                     ; Missing drive strength ;
; EPCS_CLK                                  ; Missing drive strength ;
; EPCS_SCE                                  ; Missing drive strength ;
; EPCS_SDO                                  ; Missing drive strength ;
; CAS                                       ; Missing drive strength ;
; CKE                                       ; Missing drive strength ;
; CS                                        ; Missing drive strength ;
; RAS                                       ; Missing drive strength ;
; WE                                        ; Missing drive strength ;
; out_port_from_the_bl_n                    ; Missing drive strength ;
; out_port_from_the_bl_p                    ; Missing drive strength ;
; out_port_from_the_lcd_cs                  ; Missing drive strength ;
; out_port_from_the_lcd_rd                  ; Missing drive strength ;
; out_port_from_the_lcd_rs                  ; Missing drive strength ;
; out_port_from_the_lcd_wr                  ; Missing drive strength ;
; out_port_from_the_reset                   ; Missing drive strength ;
; MOSI_from_the_spi_touch                   ; Missing drive strength ;
; SCLK_from_the_spi_touch                   ; Missing drive strength ;
; SS_n_from_the_spi_touch                   ; Missing drive strength ;
; out_port_from_the_touch_cs                ; Missing drive strength ;
; BA[1]                                     ; Missing drive strength ;
; BA[0]                                     ; Missing drive strength ;
; RA[12]                                    ; Missing drive strength ;
; RA[11]                                    ; Missing drive strength ;
; RA[10]                                    ; Missing drive strength ;
; RA[9]                                     ; Missing drive strength ;
; RA[8]                                     ; Missing drive strength ;
; RA[7]                                     ; Missing drive strength ;
; RA[6]                                     ; Missing drive strength ;
; RA[5]                                     ; Missing drive strength ;
; RA[4]                                     ; Missing drive strength ;
; RA[3]                                     ; Missing drive strength ;
; RA[2]                                     ; Missing drive strength ;
; RA[1]                                     ; Missing drive strength ;
; RA[0]                                     ; Missing drive strength ;
; S_DQM[1]                                  ; Missing drive strength ;
; S_DQM[0]                                  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[15] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[14] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[13] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[12] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[11] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[10] ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[9]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[8]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[7]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[6]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[5]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[4]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[3]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[2]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[1]  ; Missing drive strength ;
; bidir_port_to_and_from_the_lcd32_data[0]  ; Missing drive strength ;
; DQ[15]                                    ; Missing drive strength ;
; DQ[14]                                    ; Missing drive strength ;
; DQ[13]                                    ; Missing drive strength ;
; DQ[12]                                    ; Missing drive strength ;
; DQ[11]                                    ; Missing drive strength ;
; DQ[10]                                    ; Missing drive strength ;
; DQ[9]                                     ; Missing drive strength ;
; DQ[8]                                     ; Missing drive strength ;
; DQ[7]                                     ; Missing drive strength ;
; DQ[6]                                     ; Missing drive strength ;
; DQ[5]                                     ; Missing drive strength ;
; DQ[4]                                     ; Missing drive strength ;
; DQ[3]                                     ; Missing drive strength ;
; DQ[2]                                     ; Missing drive strength ;
; DQ[1]                                     ; Missing drive strength ;
; DQ[0]                                     ; Missing drive strength ;
+-------------------------------------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                          ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[16]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[17]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[18]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[19]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[20]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[21]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[22]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[23]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[24]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[25]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[26]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[27]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[28]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[29]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[30]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src1[31]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[0]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[1]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[2]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[3]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[4]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[5]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[6]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[7]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[8]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[9]                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[10]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[11]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[12]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[13]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[14]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[15]                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|D_bht_data[0]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|cpu:the_cpu|D_bht_data[1]                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[0]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[1]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[2]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[3]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[4]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[5]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[6]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[7]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[8]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[9]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[10]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[11]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RA[12]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_bank[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; BA[0]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_bank[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; BA[1]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[0]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; WE~output                                                                                                                                                                                           ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[0]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[1]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CAS~output                                                                                                                                                                                          ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[1]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[2]                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[2]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; RAS~output                                                                                                                                                                                          ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[2]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[3]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CS~output                                                                                                                                                                                           ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_cmd[3]                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[0]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[1]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[2]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[3]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[4]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[5]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[6]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[7]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[8]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[9]~output                                                                                                                                                                                        ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[10]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[11]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[12]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[13]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[14]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_data[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DQ[15]~output                                                                                                                                                                                       ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_dqm[0]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[0]~output                                                                                                                                                                                     ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|m_dqm[1]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[1]~output                                                                                                                                                                                     ; I                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[15]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[14]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[13]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[12]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[11]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[10]~output                                                                                                                                                                                       ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[9]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[8]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[7]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[6]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[5]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[4]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[3]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[2]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[1]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DQ[0]~output                                                                                                                                                                                        ; OE               ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_15                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                     ;                  ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[0]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[0]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[1]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[1]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[2]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[2]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[3]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[3]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[4]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[4]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[5]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[5]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[6]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[6]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[7]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[7]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[8]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[8]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[9]                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[9]~input                                                                                                                                                                                         ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[10]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[10]~input                                                                                                                                                                                        ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[11]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[11]~input                                                                                                                                                                                        ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[12]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[12]~input                                                                                                                                                                                        ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[13]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[13]~input                                                                                                                                                                                        ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[14]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[14]~input                                                                                                                                                                                        ; O                ;                       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[15]                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DQ[15]~input                                                                                                                                                                                        ; O                ;                       ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                    ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+
; Name                        ; Ignored Entity  ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+
; DCLK Pin                    ;                 ;              ; EPCS_CLK   ; ON            ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; LED_hello_world ;              ; LED[3]     ; 0 MHz         ; QSF Assignment             ;
; Fast Output Enable Register ; sdram           ;              ; m_data[0]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[10] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[11] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[12] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[13] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[14] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[15] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[1]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[2]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[3]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[4]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[5]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[6]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[7]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[8]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram           ;              ; m_data[9]  ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------+--------------+------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5619 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5619 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5418    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 198     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Program/EP4CE10/nios/LCD32/LED_hello_world.pin.


+------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                      ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Total logic elements                        ; 3,448 / 10,320 ( 33 % )                                                              ;
;     -- Combinational with no register       ; 1300                                                                                 ;
;     -- Register only                        ; 451                                                                                  ;
;     -- Combinational with a register        ; 1697                                                                                 ;
;                                             ;                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                      ;
;     -- 4 input functions                    ; 1562                                                                                 ;
;     -- 3 input functions                    ; 1016                                                                                 ;
;     -- <=2 input functions                  ; 419                                                                                  ;
;     -- Register only                        ; 451                                                                                  ;
;                                             ;                                                                                      ;
; Logic elements by mode                      ;                                                                                      ;
;     -- normal mode                          ; 2782                                                                                 ;
;     -- arithmetic mode                      ; 215                                                                                  ;
;                                             ;                                                                                      ;
; Total registers*                            ; 2,217 / 11,172 ( 20 % )                                                              ;
;     -- Dedicated logic registers            ; 2,148 / 10,320 ( 21 % )                                                              ;
;     -- I/O registers                        ; 69 / 852 ( 8 % )                                                                     ;
;                                             ;                                                                                      ;
; Total LABs:  partially or completely used   ; 284 / 645 ( 44 % )                                                                   ;
; User inserted logic elements                ; 0                                                                                    ;
; Virtual pins                                ; 0                                                                                    ;
; I/O pins                                    ; 74 / 180 ( 41 % )                                                                    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )                                                                       ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                       ;
; Global signals                              ; 5                                                                                    ;
; M9Ks                                        ; 11 / 46 ( 24 % )                                                                     ;
; Total block memory bits                     ; 37,888 / 423,936 ( 9 % )                                                             ;
; Total block memory implementation bits      ; 101,376 / 423,936 ( 24 % )                                                           ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )                                                                       ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                       ;
; Global clocks                               ; 5 / 10 ( 50 % )                                                                      ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                        ;
; Average interconnect usage (total/H/V)      ; 16% / 16% / 17%                                                                      ;
; Peak interconnect usage (total/H/V)         ; 29% / 28% / 31%                                                                      ;
; Maximum fan-out node                        ; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 2077                                                                                 ;
; Highest non-global fan-out signal           ; CORE_SOPC:inst|cpu:the_cpu|A_stall~0                                                 ;
; Highest non-global fan-out                  ; 642                                                                                  ;
; Total fan-out                               ; 19435                                                                                ;
; Average fan-out                             ; 3.39                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                  ; Low                            ;
;                                              ;                       ;                      ;                                ;
; Total logic elements                         ; 3318 / 10320 ( 32 % ) ; 130 / 10320 ( 1 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register        ; 1246                  ; 54                   ; 0                              ;
;     -- Register only                         ; 443                   ; 8                    ; 0                              ;
;     -- Combinational with a register         ; 1629                  ; 68                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                      ;                                ;
;     -- 4 input functions                     ; 1511                  ; 51                   ; 0                              ;
;     -- 3 input functions                     ; 970                   ; 46                   ; 0                              ;
;     -- <=2 input functions                   ; 394                   ; 25                   ; 0                              ;
;     -- Register only                         ; 443                   ; 8                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic elements by mode                       ;                       ;                      ;                                ;
;     -- normal mode                           ; 2664                  ; 118                  ; 0                              ;
;     -- arithmetic mode                       ; 211                   ; 4                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total registers                              ; 2141                  ; 76                   ; 0                              ;
;     -- Dedicated logic registers             ; 2072 / 10320 ( 20 % ) ; 76 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total LABs:  partially or completely used    ; 274 / 645 ( 42 % )    ; 14 / 645 ( 2 % )     ; 0 / 645 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Virtual pins                                 ; 0                     ; 0                    ; 0                              ;
; I/O pins                                     ; 74                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 46 ( 8 % )        ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                            ; 37888                 ; 0                    ; 0                              ;
; Total RAM block bits                         ; 101376                ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                          ; 11 / 46 ( 23 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                          ; 3 / 12 ( 25 % )       ; 0 / 12 ( 0 % )       ; 2 / 12 ( 16 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 185 ( 20 % )     ; 0 / 185 ( 0 % )      ; 0 / 185 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 185 ( 8 % )      ; 0 / 185 ( 0 % )      ; 0 / 185 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Connections                                  ;                       ;                      ;                                ;
;     -- Input Connections                     ; 2372                  ; 117                  ; 1                              ;
;     -- Registered Input Connections          ; 2189                  ; 84                   ; 0                              ;
;     -- Output Connections                    ; 242                   ; 170                  ; 2078                           ;
;     -- Registered Output Connections         ; 4                     ; 169                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Internal Connections                         ;                       ;                      ;                                ;
;     -- Total Connections                     ; 19014                 ; 827                  ; 2082                           ;
;     -- Registered Connections                ; 8691                  ; 592                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; External Connections                         ;                       ;                      ;                                ;
;     -- Top                                   ; 250                   ; 285                  ; 2079                           ;
;     -- sld_hub:auto_hub                      ; 285                   ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2079                  ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Partition Interface                          ;                       ;                      ;                                ;
;     -- Input Ports                           ; 45                    ; 22                   ; 1                              ;
;     -- Output Ports                          ; 44                    ; 39                   ; 2                              ;
;     -- Bidir Ports                           ; 32                    ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Registered Ports                             ;                       ;                      ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Port Connectivity                            ;                       ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 25                   ; 0                              ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK                      ; E16   ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; EPCS_DATA0               ; H2    ; 1        ; 0            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; MISO_to_the_spi_touch    ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RESET                    ; B16   ; 6        ; 34           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; in_port_to_the_touch_irq ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; BA[0]                      ; N3    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; BA[1]                      ; N6    ; 3        ; 7            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CAS                        ; L4    ; 2        ; 0            ; 6            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CKE                        ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; CS                         ; P3    ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; EPCS_CLK                   ; H1    ; 1        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; EPCS_SCE                   ; D2    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; EPCS_SDO                   ; C1    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; MOSI_from_the_spi_touch    ; K9    ; 4        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RAS                        ; L3    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[0]                      ; P8    ; 3        ; 16           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[10]                     ; N5    ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[11]                     ; R16   ; 5        ; 34           ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[12]                     ; T15   ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[1]                      ; P6    ; 3        ; 7            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[2]                      ; L6    ; 2        ; 0            ; 9            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[3]                      ; N8    ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[4]                      ; R12   ; 4        ; 23           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[5]                      ; T12   ; 4        ; 25           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[6]                      ; R13   ; 4        ; 28           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[7]                      ; T13   ; 4        ; 28           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[8]                      ; R14   ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; RA[9]                      ; T14   ; 4        ; 30           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SCLK_from_the_spi_touch    ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; SS_n_from_the_spi_touch    ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; S_CLK                      ; P15   ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_DQM[0]                   ; T2    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_DQM[1]                   ; N16   ; 5        ; 34           ; 7            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; WE                         ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_bl_n     ; E8    ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_port_from_the_bl_p     ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_port_from_the_lcd_cs   ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_lcd_rd   ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_lcd_rs   ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_lcd_wr   ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_reset    ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; out_port_from_the_touch_cs ; M9    ; 4        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+
; Name                                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                             ; Output Enable Group ;
+-------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+
; DQ[0]                                     ; K2    ; 2        ; 0            ; 8            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_15                  ; -                   ;
; DQ[10]                                    ; L15   ; 5        ; 34           ; 8            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                   ; -                   ;
; DQ[11]                                    ; K16   ; 5        ; 34           ; 9            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                   ; -                   ;
; DQ[12]                                    ; K15   ; 5        ; 34           ; 9            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                   ; -                   ;
; DQ[13]                                    ; J16   ; 5        ; 34           ; 9            ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                   ; -                   ;
; DQ[14]                                    ; J15   ; 5        ; 34           ; 10           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                   ; -                   ;
; DQ[15]                                    ; G15   ; 6        ; 34           ; 17           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe                                ; -                   ;
; DQ[1]                                     ; K1    ; 2        ; 0            ; 8            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                  ; -                   ;
; DQ[2]                                     ; L2    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                  ; -                   ;
; DQ[3]                                     ; L1    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                  ; -                   ;
; DQ[4]                                     ; N2    ; 2        ; 0            ; 7            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                  ; -                   ;
; DQ[5]                                     ; N1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                  ; -                   ;
; DQ[6]                                     ; P2    ; 2        ; 0            ; 4            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                   ; -                   ;
; DQ[7]                                     ; P1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                   ; -                   ;
; DQ[8]                                     ; N15   ; 5        ; 34           ; 7            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                   ; -                   ;
; DQ[9]                                     ; L16   ; 5        ; 34           ; 8            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                   ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[0]  ; R11   ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[0] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[10] ; R8    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[10] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[11] ; T9    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[11] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[12] ; R7    ; 3        ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[12] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[13] ; T8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[13] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[14] ; R6    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[14] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[15] ; T7    ; 3        ; 13           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[15] (inverted) ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[1]  ; N12   ; 4        ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[1] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[2]  ; P11   ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[2] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[3]  ; N11   ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[3] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[4]  ; P9    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[4] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[5]  ; N9    ; 4        ; 21           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[5] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[6]  ; R10   ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[6] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[7]  ; T11   ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[7] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[8]  ; R9    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[8] (inverted)  ; -                   ;
; bidir_port_to_and_from_the_lcd32_data[9]  ; T10   ; 4        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[9] (inverted)  ; -                   ;
+-------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                        ;
+----------+-----------------------------+--------------------------+------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name       ; Pin Type                  ;
+----------+-----------------------------+--------------------------+------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; Use as regular IO        ; EPCS_SDO               ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; Use as regular IO        ; EPCS_SCE               ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                      ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; EPCS_CLK               ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; Use as regular IO        ; EPCS_DATA0             ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                      ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi    ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck    ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms    ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo    ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                      ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; DQ[13]                 ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; DQ[14]                 ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                      ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                      ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                      ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                      ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                      ; Dedicated Programming Pin ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; DQ[15]                 ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; out_port_from_the_bl_n ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 17 ( 24 % )  ; 3.3V          ; --           ;
; 2        ; 13 / 19 ( 68 % ) ; 3.3V          ; --           ;
; 3        ; 20 / 26 ( 77 % ) ; 3.3V          ; --           ;
; 4        ; 21 / 27 ( 78 % ) ; 3.3V          ; --           ;
; 5        ; 11 / 25 ( 44 % ) ; 3.3V          ; --           ;
; 6        ; 3 / 14 ( 21 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 26 ( 4 % )   ; 3.3V          ; --           ;
; 8        ; 1 / 26 ( 4 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; SS_n_from_the_spi_touch                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESET                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 5          ; 1        ; EPCS_SDO                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; EPCS_SCE                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; out_port_from_the_bl_n                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; CLK                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 9          ; 1        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; DQ[15]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; EPCS_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; EPCS_DATA0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; DQ[14]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; DQ[13]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; DQ[1]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 32         ; 2        ; DQ[0]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; out_port_from_the_bl_p                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; MOSI_from_the_spi_touch                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; DQ[12]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; DQ[11]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; DQ[3]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; DQ[2]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RAS                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; CAS                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RA[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; MISO_to_the_spi_touch                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 116        ; 5        ; DQ[10]                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; DQ[9]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; out_port_from_the_touch_cs                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; DQ[5]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 37         ; 2        ; DQ[4]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 45         ; 3        ; BA[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RA[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; BA[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RA[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 79         ; 4        ; bidir_port_to_and_from_the_lcd32_data[5]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; bidir_port_to_and_from_the_lcd32_data[3]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 101        ; 4        ; bidir_port_to_and_from_the_lcd32_data[1]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; DQ[8]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; S_DQM[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; DQ[7]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 43         ; 2        ; DQ[6]                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 46         ; 3        ; CS                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RA[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RA[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 89         ; 4        ; bidir_port_to_and_from_the_lcd32_data[4]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; bidir_port_to_and_from_the_lcd32_data[2]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; S_CLK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 108        ; 5        ; CKE                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; WE                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; out_port_from_the_reset                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; out_port_from_the_lcd_wr                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; out_port_from_the_lcd_cs                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; bidir_port_to_and_from_the_lcd32_data[14] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; bidir_port_to_and_from_the_lcd32_data[12] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; bidir_port_to_and_from_the_lcd32_data[10] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; bidir_port_to_and_from_the_lcd32_data[8]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; bidir_port_to_and_from_the_lcd32_data[6]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; bidir_port_to_and_from_the_lcd32_data[0]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; RA[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RA[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RA[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RA[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; S_DQM[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; SCLK_from_the_spi_touch                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; in_port_to_the_touch_irq                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; out_port_from_the_lcd_rd                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; out_port_from_the_lcd_rs                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; bidir_port_to_and_from_the_lcd32_data[15] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; bidir_port_to_and_from_the_lcd32_data[13] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; bidir_port_to_and_from_the_lcd32_data[11] ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; bidir_port_to_and_from_the_lcd32_data[9]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; bidir_port_to_and_from_the_lcd32_data[7]  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RA[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; RA[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; RA[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; RA[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; inst1|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 450.0 MHz                                                        ;
; VCO post scale                ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 277 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 33.34 MHz                                                        ;
; Freq max lock                 ; 72.24 MHz                                                        ;
; M VCO Tap                     ; 4                                                                ;
; M Initial                     ; 3                                                                ;
; M value                       ; 9                                                                ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                             ;
; Bandwidth type                ; Medium                                                           ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_2                                                            ;
; Inclk0 signal                 ; CLK                                                              ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 5.00 (277 ps)    ; 50/50      ; C0      ; 9             ; 5/4 Odd    ; --            ; 3       ; 4       ; inst1|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -100 (-5556 ps) ; 5.00 (277 ps)    ; 50/50      ; C1      ; 9             ; 5/4 Odd    ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                            ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |LED_hello_world                                                                                                  ; 3448 (2)    ; 2148 (0)                  ; 69 (69)       ; 37888       ; 11   ; 4            ; 0       ; 2         ; 74   ; 0            ; 1300 (2)     ; 451 (0)           ; 1697 (0)         ; |LED_hello_world                                                                                                                                                                                                                                               ;              ;
;    |CORE_SOPC:inst|                                                                                               ; 3316 (0)    ; 2072 (0)                  ; 0 (0)         ; 37888       ; 11   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1244 (0)     ; 443 (0)           ; 1629 (1)         ; |LED_hello_world|CORE_SOPC:inst                                                                                                                                                                                                                                ;              ;
;       |CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LED_hello_world|CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch                                                                                                                                                       ;              ;
;       |bl_n:the_bl_n|                                                                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|bl_n:the_bl_n                                                                                                                                                                                                                  ;              ;
;       |bl_n_s1_arbitrator:the_bl_n_s1|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|bl_n_s1_arbitrator:the_bl_n_s1                                                                                                                                                                                                 ;              ;
;       |bl_p:the_bl_p|                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|bl_p:the_bl_p                                                                                                                                                                                                                  ;              ;
;       |bl_p_s1_arbitrator:the_bl_p_s1|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|bl_p_s1_arbitrator:the_bl_p_s1                                                                                                                                                                                                 ;              ;
;       |cpu:the_cpu|                                                                                               ; 2036 (1697) ; 1350 (1165)               ; 0 (0)         ; 28672       ; 8    ; 4            ; 0       ; 2         ; 0    ; 0            ; 685 (530)    ; 253 (210)         ; 1098 (957)       ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu                                                                                                                                                                                                                    ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_bpf1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated                                                                                                                                    ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                           ;              ;
;                |altsyncram_udd1:auto_generated|                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated                                                                                                                            ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                             ;              ;
;                |altsyncram_i2g1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_i2g1:auto_generated                                                                                                                              ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                 ;              ;
;                |mult_add_mgr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                 ;              ;
;                |mult_add_ogr2:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                    ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                            ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                        ; 262 (23)    ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (23)      ; 43 (0)            ; 141 (0)          ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                    ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                     ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                    ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                    ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                          ; 88 (84)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 4 (1)             ; 43 (42)          ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                   ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                       ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                      ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                        ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                        ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                               ; 51 (51)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 44 (44)          ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                              ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_f572:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated          ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_b7f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated                                                                                                            ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                           ;              ;
;                |altsyncram_c7f1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated                                                                                                            ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add10|                                                                                      ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|lpm_add_sub:Add10                                                                                                                                                                                                  ;              ;
;             |add_sub_qvi:auto_generated|                                                                          ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated                                                                                                                                                                       ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                            ; 233 (233)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 10 (10)           ; 91 (91)          ; |LED_hello_world|CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                 ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                              ; 118 (118)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 8 (8)             ; 44 (44)          ; |LED_hello_world|CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                   ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                ; 37 (37)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 18 (18)          ; |LED_hello_world|CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                     ;              ;
;       |epcs:the_epcs|                                                                                             ; 150 (2)     ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 41 (0)            ; 79 (1)           ; |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_boot_copier_rom|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                   ;              ;
;             |altsyncram_sc31:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated                                                                                                                                                    ;              ;
;          |epcs_sub:the_epcs_sub|                                                                                  ; 148 (148)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 41 (41)           ; 78 (78)          ; |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub                                                                                                                                                                                            ;              ;
;       |epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|                                              ; 24 (24)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 4 (4)            ; |LED_hello_world|CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port                                                                                                                                                                   ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                   ; 155 (42)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (28)      ; 12 (0)            ; 88 (13)          ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                        ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                          ; 63 (63)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 12 (12)           ; 35 (35)          ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                          ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                  ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                         ;              ;
;       |lcd32_data:the_lcd32_data|                                                                                 ; 50 (50)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 16 (16)          ; |LED_hello_world|CORE_SOPC:inst|lcd32_data:the_lcd32_data                                                                                                                                                                                                      ;              ;
;       |lcd32_data_s1_arbitrator:the_lcd32_data_s1|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|lcd32_data_s1_arbitrator:the_lcd32_data_s1                                                                                                                                                                                     ;              ;
;       |lcd_cs:the_lcd_cs|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|lcd_cs:the_lcd_cs                                                                                                                                                                                                              ;              ;
;       |lcd_cs_s1_arbitrator:the_lcd_cs_s1|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|lcd_cs_s1_arbitrator:the_lcd_cs_s1                                                                                                                                                                                             ;              ;
;       |lcd_rd:the_lcd_rd|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|lcd_rd:the_lcd_rd                                                                                                                                                                                                              ;              ;
;       |lcd_rd_s1_arbitrator:the_lcd_rd_s1|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|lcd_rd_s1_arbitrator:the_lcd_rd_s1                                                                                                                                                                                             ;              ;
;       |lcd_rs:the_lcd_rs|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|lcd_rs:the_lcd_rs                                                                                                                                                                                                              ;              ;
;       |lcd_rs_s1_arbitrator:the_lcd_rs_s1|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|lcd_rs_s1_arbitrator:the_lcd_rs_s1                                                                                                                                                                                             ;              ;
;       |lcd_wr:the_lcd_wr|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|lcd_wr:the_lcd_wr                                                                                                                                                                                                              ;              ;
;       |lcd_wr_s1_arbitrator:the_lcd_wr_s1|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|lcd_wr_s1_arbitrator:the_lcd_wr_s1                                                                                                                                                                                             ;              ;
;       |reset:the_reset|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|reset:the_reset                                                                                                                                                                                                                ;              ;
;       |reset_s1_arbitrator:the_reset_s1|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|reset_s1_arbitrator:the_reset_s1                                                                                                                                                                                               ;              ;
;       |sdram:the_sdram|                                                                                           ; 353 (241)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (136)    ; 45 (2)            ; 166 (78)         ; |LED_hello_world|CORE_SOPC:inst|sdram:the_sdram                                                                                                                                                                                                                ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                  ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |LED_hello_world|CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                          ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                          ; 111 (59)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (21)      ; 2 (0)             ; 68 (38)          ; |LED_hello_world|CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|               ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |LED_hello_world|CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1                                                                                                      ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1| ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 12 (12)          ; |LED_hello_world|CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1                                                                                        ;              ;
;       |spi_touch:the_spi_touch|                                                                                   ; 152 (152)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 40 (40)           ; 85 (85)          ; |LED_hello_world|CORE_SOPC:inst|spi_touch:the_spi_touch                                                                                                                                                                                                        ;              ;
;       |spi_touch_spi_control_port_arbitrator:the_spi_touch_spi_control_port|                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|spi_touch_spi_control_port_arbitrator:the_spi_touch_spi_control_port                                                                                                                                                           ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|CORE_SOPC:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                         ;              ;
;       |touch_cs:the_touch_cs|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|touch_cs:the_touch_cs                                                                                                                                                                                                          ;              ;
;       |touch_cs_s1_arbitrator:the_touch_cs_s1|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|touch_cs_s1_arbitrator:the_touch_cs_s1                                                                                                                                                                                         ;              ;
;       |touch_irq:the_touch_irq|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|touch_irq:the_touch_irq                                                                                                                                                                                                        ;              ;
;       |touch_irq_s1_arbitrator:the_touch_irq_s1|                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |LED_hello_world|CORE_SOPC:inst|touch_irq_s1_arbitrator:the_touch_irq_s1                                                                                                                                                                                       ;              ;
;    |PLL:inst1|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|PLL:inst1                                                                                                                                                                                                                                     ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|PLL:inst1|altpll:altpll_component                                                                                                                                                                                                             ;              ;
;          |PLL_altpll:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |LED_hello_world|PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                   ;              ;
;    |sld_hub:auto_hub|                                                                                             ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |LED_hello_world|sld_hub:auto_hub                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |LED_hello_world|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |LED_hello_world|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                    ;              ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+-------------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; S_CLK                                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_CLK                                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_SCE                                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; EPCS_SDO                                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CAS                                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; CKE                                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CS                                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RAS                                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; WE                                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; out_port_from_the_bl_n                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_bl_p                    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_lcd_cs                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_lcd_rd                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_lcd_rs                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_lcd_wr                  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_reset                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MOSI_from_the_spi_touch                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SCLK_from_the_spi_touch                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SS_n_from_the_spi_touch                   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; out_port_from_the_touch_cs                ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; BA[1]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; BA[0]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[12]                                    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[11]                                    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[10]                                    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[9]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[8]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[7]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[6]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[5]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[4]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[3]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[2]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[1]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; RA[0]                                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[1]                                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[0]                                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; bidir_port_to_and_from_the_lcd32_data[15] ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[14] ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[13] ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[12] ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[11] ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[10] ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[9]  ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[8]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[7]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[6]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[5]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[4]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[3]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[2]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[1]  ; Bidir    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; bidir_port_to_and_from_the_lcd32_data[0]  ; Bidir    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
; DQ[15]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[14]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[13]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[12]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[11]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[10]                                    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[9]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[8]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[7]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[6]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[5]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[4]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[3]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[2]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[1]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DQ[0]                                     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLK                                       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; RESET                                     ; Input    ; --            ; (6) 2585 ps   ; --                    ; --       ; --       ;
; in_port_to_the_touch_irq                  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --       ; --       ;
; EPCS_DATA0                                ; Input    ; (6) 2585 ps   ; --            ; --                    ; --       ; --       ;
; MISO_to_the_spi_touch                     ; Input    ; --            ; (6) 2587 ps   ; --                    ; --       ; --       ;
+-------------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; bidir_port_to_and_from_the_lcd32_data[15]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[15]~5   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[14]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[14]~8   ; 1                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[13]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[13]~7   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[12]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[12]~6   ; 1                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[11]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[11]~9   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[10]                            ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[10]~11  ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[9]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[9]~10   ; 1                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[8]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[8]~12   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[7]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[7]~13   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[6]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[6]~14   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[5]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[5]~15   ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[4]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[4]~4    ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[3]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[3]~0    ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[2]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[2]~1    ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[1]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[1]~2    ; 0                 ; 6       ;
; bidir_port_to_and_from_the_lcd32_data[0]                             ;                   ;         ;
;      - CORE_SOPC:inst|lcd32_data:the_lcd32_data|read_mux_out[0]~3    ; 1                 ; 6       ;
; DQ[15]                                                               ;                   ;         ;
; DQ[14]                                                               ;                   ;         ;
; DQ[13]                                                               ;                   ;         ;
; DQ[12]                                                               ;                   ;         ;
; DQ[11]                                                               ;                   ;         ;
; DQ[10]                                                               ;                   ;         ;
; DQ[9]                                                                ;                   ;         ;
; DQ[8]                                                                ;                   ;         ;
; DQ[7]                                                                ;                   ;         ;
; DQ[6]                                                                ;                   ;         ;
; DQ[5]                                                                ;                   ;         ;
; DQ[4]                                                                ;                   ;         ;
; DQ[3]                                                                ;                   ;         ;
; DQ[2]                                                                ;                   ;         ;
; DQ[1]                                                                ;                   ;         ;
; DQ[0]                                                                ;                   ;         ;
; CLK                                                                  ;                   ;         ;
; RESET                                                                ;                   ;         ;
;      - CORE_SOPC:inst|reset_n_sources~0                              ; 1                 ; 6       ;
; in_port_to_the_touch_irq                                             ;                   ;         ;
;      - CORE_SOPC:inst|touch_irq:the_touch_irq|read_mux_out           ; 0                 ; 6       ;
; EPCS_DATA0                                                           ;                   ;         ;
;      - CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|MISO_reg~0 ; 0                 ; 6       ;
; MISO_to_the_spi_touch                                                ;                   ;         ;
;      - CORE_SOPC:inst|spi_touch:the_spi_touch|MISO_reg~0             ; 1                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                              ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                               ; PIN_E16                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|data_out                                                                                                                  ; FF_X8_Y9_N27           ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|data_out                                                                                                                  ; FF_X8_Y9_N27           ; 1796    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; FF_X19_Y11_N11         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; FF_X19_Y11_N31         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; LCCOMB_X22_Y14_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                         ; FF_X21_Y10_N9          ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; FF_X22_Y11_N1          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; LCCOMB_X21_Y12_N2      ; 642     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; FF_X31_Y17_N23         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; LCCOMB_X25_Y7_N4       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; FF_X26_Y16_N11         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; LCCOMB_X22_Y18_N20     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; LCCOMB_X30_Y14_N10     ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; FF_X19_Y12_N7          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; FF_X19_Y14_N11         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; LCCOMB_X24_Y17_N14     ; 172     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                 ; LCCOMB_X28_Y19_N28     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; LCCOMB_X28_Y19_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; FF_X28_Y19_N31         ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; FF_X25_Y7_N9           ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|always82~0                                                                                                                                                                             ; LCCOMB_X21_Y12_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|ram_block1a0~0                                                                                 ; LCCOMB_X23_Y14_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X11_Y3_N19          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X12_Y8_N16      ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X11_Y3_N28      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X12_Y3_N4       ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X12_Y3_N10      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X11_Y3_N27          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[10]~13                      ; LCCOMB_X11_Y4_N26      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[28]~21                      ; LCCOMB_X10_Y4_N20      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]~29                      ; LCCOMB_X10_Y4_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; LCCOMB_X11_Y6_N24      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; LCCOMB_X11_Y3_N6       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; LCCOMB_X16_Y9_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                    ; LCCOMB_X11_Y3_N14      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; FF_X13_Y11_N29         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~0                                                                                                           ; LCCOMB_X11_Y12_N8      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; FF_X13_Y15_N29         ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; LCCOMB_X14_Y15_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; LCCOMB_X23_Y17_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; LCCOMB_X22_Y17_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; LCCOMB_X22_Y17_N30     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_wraddress[1]~5                                                                                                                                                                  ; LCCOMB_X22_Y17_N26     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                            ; LCCOMB_X22_Y19_N0      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; LCCOMB_X19_Y11_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; LCCOMB_X17_Y8_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; LCCOMB_X10_Y15_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; LCCOMB_X11_Y14_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; LCCOMB_X10_Y13_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; LCCOMB_X10_Y13_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~1                                                                                                                                                 ; LCCOMB_X10_Y15_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; LCCOMB_X10_Y13_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting~0                                                                                                                                                 ; LCCOMB_X10_Y15_N10     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; LCCOMB_X10_Y14_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                      ; LCCOMB_X13_Y4_N22      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; LCCOMB_X13_Y5_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; LCCOMB_X13_Y5_N2       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; LCCOMB_X13_Y5_N10      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; FF_X19_Y5_N9           ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                   ; LCCOMB_X19_Y5_N30      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; LCCOMB_X18_Y5_N8       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; LCCOMB_X17_Y4_N6       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; LCCOMB_X17_Y4_N2       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; LCCOMB_X19_Y5_N14      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; LCCOMB_X14_Y5_N24      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|always1~0                                                                                                                                                                ; LCCOMB_X19_Y11_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|always2~0                                                                                                                                                                ; LCCOMB_X19_Y11_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[0]                                                                                                                                                              ; FF_X18_Y4_N31          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[10]                                                                                                                                                             ; FF_X18_Y4_N13          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[11]                                                                                                                                                             ; FF_X18_Y4_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[12]                                                                                                                                                             ; FF_X16_Y6_N29          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[13]                                                                                                                                                             ; FF_X16_Y6_N19          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[14]                                                                                                                                                             ; FF_X16_Y6_N17          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[15]                                                                                                                                                             ; FF_X16_Y6_N31          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[1]                                                                                                                                                              ; FF_X18_Y4_N21          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[2]                                                                                                                                                              ; FF_X18_Y4_N11          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[3]                                                                                                                                                              ; FF_X18_Y4_N9           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[4]                                                                                                                                                              ; FF_X18_Y4_N23          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[5]                                                                                                                                                              ; FF_X18_Y4_N5           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[6]                                                                                                                                                              ; FF_X16_Y6_N15          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[7]                                                                                                                                                              ; FF_X18_Y4_N27          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[8]                                                                                                                                                              ; FF_X18_Y4_N25          ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|data_dir[9]                                                                                                                                                              ; FF_X18_Y4_N7           ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|reset_n_sources~0                                                                                                                                                                                  ; LCCOMB_X11_Y11_N8      ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|Selector27~6                                                                                                                                                                       ; LCCOMB_X8_Y9_N20       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|Selector34~3                                                                                                                                                                       ; LCCOMB_X7_Y8_N4        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; LCCOMB_X9_Y9_N12       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; LCCOMB_X8_Y9_N26       ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|f_select                                                                                                                                                                           ; LCCOMB_X10_Y9_N18      ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[10]~4                                                                                                                                                                       ; LCCOMB_X7_Y8_N14       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; FF_X7_Y9_N19           ; 59      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; FF_X8_Y7_N9            ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe                                                                                                                                                                                 ; DDIOOECELL_X34_Y17_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                    ; DDIOOECELL_X34_Y10_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                   ; DDIOOECELL_X0_Y7_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                   ; DDIOOECELL_X0_Y7_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                   ; DDIOOECELL_X0_Y8_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                   ; DDIOOECELL_X0_Y8_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                   ; DDIOOECELL_X0_Y8_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                   ; DDIOOECELL_X0_Y8_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                    ; DDIOOECELL_X34_Y9_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                    ; DDIOOECELL_X34_Y9_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                    ; DDIOOECELL_X34_Y9_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                    ; DDIOOECELL_X34_Y8_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                    ; DDIOOECELL_X34_Y8_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                    ; DDIOOECELL_X34_Y7_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                    ; DDIOOECELL_X0_Y4_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                    ; DDIOOECELL_X0_Y4_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; LCCOMB_X12_Y12_N4      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; LCCOMB_X12_Y12_N18     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; LCCOMB_X11_Y19_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always0~0                                                  ; LCCOMB_X11_Y19_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always10~0                                                 ; LCCOMB_X11_Y19_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always12~0                                                 ; LCCOMB_X11_Y19_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always15~0                                                 ; LCCOMB_X11_Y19_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always2~0                                                  ; LCCOMB_X11_Y19_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always4~0                                                  ; LCCOMB_X11_Y19_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always6~0                                                  ; LCCOMB_X11_Y19_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always8~0                                                  ; LCCOMB_X11_Y19_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                     ; LCCOMB_X13_Y16_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~2                                                                                                                                             ; LCCOMB_X13_Y16_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|always11~0                                                                                                                                                                 ; LCCOMB_X17_Y15_N10     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|always6~0                                                                                                                                                                  ; LCCOMB_X23_Y14_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|control_wr_strobe                                                                                                                                                          ; LCCOMB_X17_Y14_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_wr_strobe                                                                                                                                                 ; LCCOMB_X21_Y10_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|p1_slowcount~0                                                                                                                                                             ; LCCOMB_X17_Y15_N28     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|shift_reg[7]~2                                                                                                                                                             ; LCCOMB_X17_Y15_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|slaveselect_wr_strobe~0                                                                                                                                                    ; LCCOMB_X16_Y14_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|transmitting~5                                                                                                                                                             ; LCCOMB_X17_Y15_N14     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|write_tx_holding                                                                                                                                                           ; LCCOMB_X16_Y14_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                      ; PLL_2                  ; 2073    ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                      ; JTAG_X1_Y12_N0         ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                      ; JTAG_X1_Y12_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                          ; FF_X8_Y6_N21           ; 68      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                  ; LCCOMB_X11_Y6_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                 ; LCCOMB_X11_Y6_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                    ; LCCOMB_X9_Y6_N10       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                       ; LCCOMB_X10_Y6_N6       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                           ; LCCOMB_X11_Y6_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                           ; LCCOMB_X11_Y6_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                             ; LCCOMB_X10_Y3_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                       ; LCCOMB_X11_Y3_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                       ; LCCOMB_X11_Y3_N12      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                               ; FF_X10_Y5_N15          ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                              ; FF_X9_Y5_N21           ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                               ; FF_X10_Y6_N23          ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                               ; FF_X9_Y5_N1            ; 41      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                               ; FF_X10_Y6_N1           ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                        ; LCCOMB_X10_Y6_N4       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                              ; FF_X10_Y5_N5           ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|data_out ; FF_X8_Y9_N27      ; 1796    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; CORE_SOPC:inst|reset_n_sources~0                                                                 ; LCCOMB_X11_Y11_N8 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                     ; PLL_2             ; 2073    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                     ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y12_N0    ; 159     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; CORE_SOPC:inst|cpu:the_cpu|A_stall~0                                                                                                                                                                              ; 642     ;
; CORE_SOPC:inst|cpu:the_cpu|F_stall                                                                                                                                                                                ; 173     ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_stall                                                                                                                                                                            ; 73      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                          ; 68      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_requests_sdram_s1                                                                                                                                 ; 67      ;
; CORE_SOPC:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                        ; 65      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_select~0                                                                                                                                                                        ; 65      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[2]                                                                                                                                                                         ; 60      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                  ; 59      ;
; CORE_SOPC:inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                           ; 52      ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~0                                                                                                      ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[17]~1                                                                                                                                                                           ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[17]~0                                                                                                                                                                           ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[27]~1                                                                                                                                                             ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[27]~0                                                                                                                                                             ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[18]~31                                                                                                                                                                      ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[18]~30                                                                                                                                                                      ; 48      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[10]~10                                                                                                                                        ; 44      ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                   ; 44      ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~2                                                                                                                ; 43      ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~2                                                                                                                ; 43      ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[11]~0                                                                                                                                                                             ; 43      ;
; CORE_SOPC:inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                       ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                    ; 42      ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module                                                                          ; 42      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[4]                                                                                                                                                                         ; 42      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_qualified_request_epcs_epcs_control_port                                                                       ; 42      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[3]                                                                                                                                                                         ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                               ; 41      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_granted_sdram_s1~0                                                                                                                                ; 41      ;
; CORE_SOPC:inst|sdram:the_sdram|za_valid                                                                                                                                                                           ; 40      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                   ; 39      ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~0                                                                                                                                                             ; 38      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_data_master_requests_epcs_epcs_control_port                                                                                       ; 38      ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~1                                                                                                                                                             ; 37      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                       ; 37      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                               ; 35      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                    ; 34      ;
; CORE_SOPC:inst|cpu:the_cpu|E_regnum_a_cmp_D                                                                                                                                                                       ; 34      ;
; CORE_SOPC:inst|cpu:the_cpu|A_ctrl_ld                                                                                                                                                                              ; 33      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                 ; 33      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                           ; 33      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                      ; 33      ;
; CORE_SOPC:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                            ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                            ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                            ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                         ; 32      ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                          ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                      ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                         ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_hi_imm16                                                                                                                                                                        ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                    ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                          ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                          ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result~0                                                                                                                                                                         ; 32      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                  ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|Add8~5                                                                                                                                                                                 ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|Add8~3                                                                                                                                                                                 ; 32      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                   ; 31      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[0]~1                                                                                                   ; 31      ;
; CORE_SOPC:inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                           ; 29      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                              ; 28      ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                ; 28      ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~1                                                                                                 ; 28      ;
; CORE_SOPC:inst|cpu:the_cpu|d_write                                                                                                                                                                                ; 28      ;
; CORE_SOPC:inst|cpu:the_cpu|A_ctrl_ld32                                                                                                                                                                            ; 27      ;
; CORE_SOPC:inst|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                          ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                    ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                            ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                       ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                           ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                   ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                   ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                         ; 26      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                    ; 25      ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                      ; 25      ;
; CORE_SOPC:inst|cpu:the_cpu|A_slow_ld_data_fill_bit                                                                                                                                                                ; 24      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                               ; 24      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                        ; 24      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[0]                                                                                                                                                                           ; 24      ;
; CORE_SOPC:inst|sdram:the_sdram|refresh_request                                                                                                                                                                    ; 24      ;
; CORE_SOPC:inst|lcd32_data_s1_arbitrator:the_lcd32_data_s1|cpu_data_master_requests_lcd32_data_s1                                                                                                                  ; 23      ;
; CORE_SOPC:inst|spi_touch_spi_control_port_arbitrator:the_spi_touch_spi_control_port|cpu_data_master_granted_spi_touch_spi_control_port                                                                            ; 23      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000000001                                                                                                                                                                  ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                  ; 22      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                               ; 22      ;
; CORE_SOPC:inst|sdram:the_sdram|f_select                                                                                                                                                                           ; 22      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|fifo_contains_ones_n                                       ; 22      ;
; CORE_SOPC:inst|cpu:the_cpu|d_read                                                                                                                                                                                 ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                      ; 21      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|stage_0                                                    ; 21      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                ; 21      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                  ; 21      ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                 ; 20      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                               ; 20      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                               ; 20      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                               ; 19      ;
; CORE_SOPC:inst|sdram:the_sdram|init_done                                                                                                                                                                          ; 19      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[2]~2                                                                                                   ; 19      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[28]~21                      ; 18      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                               ; 18      ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                        ; 18      ;
; CORE_SOPC:inst|sdram:the_sdram|always5~0                                                                                                                                                                          ; 18      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_read_data_valid_sdram_s1                                                                                                                   ; 17      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                               ; 17      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_granted_sdram_s1~0                                                                                                                         ; 17      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[5]                                                                                                                                                                         ; 17      ;
; CORE_SOPC:inst|sdram:the_sdram|WideOr9~1                                                                                                                                                                          ; 17      ;
; CORE_SOPC:inst|cpu:the_cpu|E_regnum_b_cmp_D                                                                                                                                                                       ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                      ; 16      ;
; CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                             ; 16      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_wr_strobe                                                                                                                                                 ; 16      ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|always3~0                                                                                                                                           ; 16      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                     ; 16      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                     ; 16      ;
; CORE_SOPC:inst|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                            ; 16      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~19                          ; 16      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                    ; 16      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[1]                                                                                                                                                                           ; 16      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[3]                                                                                                                                                                           ; 16      ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|always2~0                                                                                                                                                                ; 16      ;
; CORE_SOPC:inst|lcd32_data:the_lcd32_data|always1~0                                                                                                                                                                ; 16      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|slaveselect_wr_strobe~0                                                                                                                                                    ; 16      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                            ; 16      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slaveselect_wr_strobe                                                                                                                                          ; 16      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|always6~0                                                                                                                                                                  ; 16      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always6~0                                                                                                                                                      ; 16      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_address[1]~0                                                                                                   ; 16      ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_grant_vector[1]~0                                                                                              ; 16      ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                   ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                               ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2[30]~0                                                                                                                                                                           ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[4]                                                                                                                                                                           ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[6]                                                                                                                                                                           ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[7]                                                                                                                                                                           ; 15      ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                   ; 15      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                   ; 14      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[2]                                                                                                                                                                           ; 14      ;
; CORE_SOPC:inst|cpu:the_cpu|Equal171~1                                                                                                                                                                             ; 14      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                ; 14      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 14      ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_waitrequest                                                                                                                         ; 14      ;
; CORE_SOPC:inst|cpu:the_cpu|i_read                                                                                                                                                                                 ; 14      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|slowcount[0]                                                                                                                                                   ; 14      ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[10]~4                                                                                                                                                                       ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_imm[30]~5                                                                                                                                                                       ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[5]                                                                                                                                                                           ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                  ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[10]~13                      ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                        ; 13      ;
; CORE_SOPC:inst|sdram:the_sdram|m_addr[1]~3                                                                                                                                                                        ; 13      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[10]                                                                                                                                                                          ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                              ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|A_slow_inst_result[6]~25                                                                                                                                                               ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|A_slow_inst_result[6]~24                                                                                                                                                               ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                         ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                ; 12      ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.011                                                                                                                                                                        ; 12      ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.000                                                                                                                                                                        ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[7]                                                                                                                                                                         ; 12      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000001000                                                                                                                                                                  ; 12      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|SCLK_reg                                                                                                                                                       ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[4]                                                                                                                                                                              ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[0]                                                                                                                                                                              ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[1]                                                                                                                                                                              ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[2]                                                                                                                                                                              ; 12      ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[3]                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                               ; 11      ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[10]~10                                                                                                                     ; 11      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                    ; 11      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                   ; 11      ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                ; 11      ;
; CORE_SOPC:inst|sdram:the_sdram|Equal0~3                                                                                                                                                                           ; 11      ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.101                                                                                                                                                                        ; 11      ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                     ; 11      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.100000000                                                                                                                                                                  ; 11      ;
; CORE_SOPC:inst|sdram:the_sdram|i_addr[12]                                                                                                                                                                         ; 11      ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000000100                                                                                                                                                                  ; 11      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting~0                                                                                                                                                 ; 11      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|transmitting                                                                                                                                                               ; 11      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|transmitting                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                      ; 10      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|transmitting~5                                                                                                                                                             ; 10      ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|data_to_cpu[3]~0                                                                                                                                                           ; 10      ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[7]~0                                                                                                                                               ; 10      ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[16]~38                                                                                                                     ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[8]                                                                                                                                                                           ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[9]                                                                                                                                                                           ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                             ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                             ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                             ; 10      ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.010                                                                                                                                                                        ; 10      ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|always15~0                                                 ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[10]                                                                                                                                                                        ; 10      ;
; CORE_SOPC:inst|sdram:the_sdram|pending                                                                                                                                                                            ; 10      ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[26]                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                      ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                              ; 9       ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~4                                                                                                                       ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                        ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                        ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[0]                                                                                                                                                                                ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[1]                                                                                                                                                                                ; 9       ;
; CORE_SOPC:inst|sdram:the_sdram|m_count[1]                                                                                                                                                                         ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                         ; 9       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_data_master_qualified_request_sdram_s1~3                                                                                                                      ; 9       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                        ; 9       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[6]                                                                                                                                                                         ; 9       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                     ; 9       ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.010000000                                                                                                                                                                  ; 9       ;
; CORE_SOPC:inst|bl_n_s1_arbitrator:the_bl_n_s1|cpu_data_master_requests_bl_n_s1~0                                                                                                                                  ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                 ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                           ; 8       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                 ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                  ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_pass1                                                                                                                                                                            ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_sel_fill1                                                                                                                                                                        ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_pass2                                                                                                                                                                            ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_sel_fill2                                                                                                                                                                        ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_pass3                                                                                                                                                                            ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_sel_fill3                                                                                                                                                                        ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~0                                                                                                 ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                  ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|oci_ienable[4]                                                                                           ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_pass0                                                                                                                                                                            ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_sel_fill0                                                                                                                                                                        ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[11]                                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[12]                                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[13]                                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[14]                                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|A_st_data[15]                                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal258~0                                                                                                                                                                             ; 8       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|write_tx_holding                                                                                                                                                           ; 8       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|write_tx_holding                                                                                                                                               ; 8       ;
; CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_run~3                                                                                                          ; 8       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_qualified_request_sdram_s1~0                                                                                                               ; 8       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|control_wr_strobe                                                                                                                                                          ; 8       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|shift_reg[7]~2                                                                                                                                                             ; 8       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|shift_reg[7]~0                                                                                                                                                             ; 8       ;
; CORE_SOPC:inst|bl_n:the_bl_n|data_out~0                                                                                                                                                                           ; 8       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|shift_reg[5]~1                                                                                                                                                 ; 8       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|control_wr_strobe                                                                                                                                              ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                       ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                       ; 8       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                       ; 8       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|slowcount[4]                                                                                                                                                               ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                          ; 7       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|data_to_cpu[3]~1                                                                                                                                                           ; 7       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[7]~1                                                                                                                                               ; 7       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|always1~0                                                                ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[7]                                                                                                                                                                                ; 7       ;
; CORE_SOPC:inst|touch_irq:the_touch_irq|Equal0~0                                                                                                                                                                   ; 7       ;
; CORE_SOPC:inst|sdram:the_sdram|i_count[1]                                                                                                                                                                         ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[5]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[6]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[7]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[8]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[10]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[9]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[25]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[11]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[14]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[13]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[12]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[15]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[16]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[17]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[18]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[19]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[20]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[21]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[22]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[23]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[24]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[26]                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[4]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                     ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                            ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal171~0                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[2]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[3]                                                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                      ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                        ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                        ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                        ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                        ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                        ; 7       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|always2~0                                                                                                                                                                  ; 7       ;
; CORE_SOPC:inst|sdram:the_sdram|comb~0                                                                                                                                                                             ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                 ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr                     ; 7       ;
; CORE_SOPC:inst|sdram:the_sdram|m_state.000100000                                                                                                                                                                  ; 7       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|Equal2~0                                                                                                                                                                   ; 7       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module~3                                                                                        ; 7       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|tx_holding_primed                                                                                                                                              ; 7       ;
; CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|data_out                                                                                                                  ; 7       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|state[4]                                                                                                                                                       ; 7       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|state[0]                                                                                                                                                       ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[1]                                                                                         ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[2]                                                                                         ; 7       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[0]                                                                                         ; 7       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                      ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                         ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                  ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                         ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_tag_wraddress[1]~5                                                                                                                                                                  ; 6       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~1                                                                                                      ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[6]                                                                                                                                                                                ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal171~2                                                                                                                                                                             ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                   ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]     ; 6       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[31]                                                                                                                                                                             ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[2]                                                                                                                                                                                ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                              ; 6       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_share_counter_next_value[0]~0                                                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|D_issue                                                                                                                                                                                ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|always82~0                                                                                                                                                                             ; 6       ;
; CORE_SOPC:inst|sdram:the_sdram|pending~10                                                                                                                                                                         ; 6       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[0]                                                                                                                                            ; 6       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_addend[1]                                                                                                                                            ; 6       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module~1                                                                               ; 6       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|always11~0                                                                                                                                                                 ; 6       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|tx_holding_primed                                                                                                                                                          ; 6       ;
; CORE_SOPC:inst|reset_s1_arbitrator:the_reset_s1|cpu_data_master_requests_reset_s1~1                                                                                                                               ; 6       ;
; CORE_SOPC:inst|lcd32_data_s1_arbitrator:the_lcd32_data_s1|cpu_data_master_requests_lcd32_data_s1~0                                                                                                                ; 6       ;
; CORE_SOPC:inst|sdram:the_sdram|f_pop                                                                                                                                                                              ; 6       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|always11~0                                                                                                                                                     ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_offset[2]                                                                                                                                                                   ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                   ; 6       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[0]                                                                                                  ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[1]                                                                                                                                                                         ; 6       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_addend[1]                                                                                                  ; 6       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|Equal9~0                                                                                                                                                       ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[22]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[23]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[24]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[25]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[26]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[27]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[28]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[29]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[30]                                                                                        ; 6       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[31]                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~0                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                          ; 5       ;
; CORE_SOPC:inst|sdram:the_sdram|m_next~19                                                                                                                                                                          ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|updated_one_count~4                                        ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_5                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~0                                                                                                         ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_4                                                                   ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|data_to_cpu[15]~2                                                                                                                                                          ; 5       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_to_cpu[14]~2                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|ROE                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|ROE                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_3                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_iw[6]                                                                                                                                                                                ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal154~6                                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|clr_break_line                                                                                                                                                                         ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_2                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[5]~65                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[6]~63                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[7]~61                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[8]~59                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[10]~57                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[9]~55                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[25]~53                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[27]~51                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[28]~49                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[29]~47                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[30]~45                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[31]~43                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[11]~41                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[14]~39                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[13]~37                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[12]~35                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[15]~33                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[16]~31                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[17]~29                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[18]~27                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[19]~25                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[20]~23                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[21]~21                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[22]~19                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[23]~17                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[24]~15                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[26]~13                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[4]~11                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_status_reg_pie                                                                                                                                                                       ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[19]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[20]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[18]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[0]~9                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[1]~7                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[2]~5                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_data_unfiltered[3]~3                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]     ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]     ; 5       ;
; CORE_SOPC:inst|sdram:the_sdram|i_count[2]                                                                                                                                                                         ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_1                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[27]                                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[28]                                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[29]                                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[30]                                                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[12]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[14]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[15]                                                                                                                                                                               ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|updated_one_count~0                                                      ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~0                                                                                                                                             ; 5       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module~0                                                                                  ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[0]                                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src1[1]                                                                                                                                                                              ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                    ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                       ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal0~0                                                                                                                     ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|cpu_instruction_master_requests_sdram_s1~0                                                                                                                        ; 5       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[0]                                                                                                     ; 5       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_addend[1]                                                                                                     ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_stall                                                                                                                                                                            ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_shift_rot_stall                                                                                                                                                                      ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|wr_strobe                                                                                                                                                                  ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|state[4]                                                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|state[0]                                                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[8]                                                                                                                                                                         ; 5       ;
; CORE_SOPC:inst|sdram:the_sdram|active_cs_n                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[15]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[11]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[12]                                                                                                                                                                        ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_offset[1]                                                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|wr_strobe                                                                                                                                                      ; 5       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|SCLK_reg                                                                                                                                                                   ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                           ; 5       ;
; CORE_SOPC:inst|cpu:the_cpu|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                           ; 5       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~2                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_6                                                                   ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|status_wr_strobe                                                                                                                                                           ; 4       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|status_wr_strobe                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_rot                                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[1]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[2]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[3]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[4]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[5]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[0]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[15]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[14]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[13]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[12]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[11]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|RRDY                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|TOE                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|RRDY                                                                                                                                                           ; 4       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|TOE                                                                                                                                                            ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[10]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[9]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[8]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[7]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|za_data[6]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[5]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[6]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[7]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[4]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[0]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[1]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[2]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[2]~2                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[2]~0                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|touch_irq_s1_arbitrator:the_touch_irq_s1|cpu_data_master_granted_touch_irq_s1~3                                                                                                                    ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_rot_mask[3]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_dst_regnum_from_M[4]                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_dst_regnum_from_M[3]                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_dst_regnum_from_M[2]                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_dst_regnum_from_M[1]                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_dst_regnum_from_M[0]                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                    ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~1                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal0~0                                                                                                 ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|i_refs[0]                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|i_count[0]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[0]~6                                                                                                                                                                              ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                              ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                              ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[1]~1                                                                                                                                                                              ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[0]~5                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[17]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[2]~4                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[3]~3                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[4]~2                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[4]~1                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal154~3                                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write1                                                                                                                  ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                              ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|i_count[0]~0                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_cnt[0]                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_br_result~1                                                                                                                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_ctrl_br_cond                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[11]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[13]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_iw[16]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal199~1                                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|E_valid~2                                                                                                                                                                              ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                   ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_op_srli~0                                                                                                                                                                            ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_cnt[0]                                                                                                                                                                           ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                 ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                   ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.111                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|p1_slowcount~0                                                                                                                                                             ; 4       ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|pre_dbs_count_enable~0                                                                                                                              ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|Selector41~5                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[2]                                                                                                                                                                                ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[0]                                                                                                                                                                                ; 4       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|WideOr1                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[26]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|d1_reasons_to_wait                                                                                                                      ; 4       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|last_cycle_cpu_data_master_granted_slave_sdram_s1                                                                                                                 ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_byte_en[2]                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_granted_cpu_jtag_debug_module                                                                                    ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[1]                                                                                                                                                                                ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_granted_epcs_epcs_control_port~0                                                                               ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                     ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                              ; 4       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|t_dav                                                                                                                                                                      ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|Equal9~1                                                                                                                                                                   ; 4       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|Equal9~0                                                                                                                                                                   ; 4       ;
; CORE_SOPC:inst|touch_cs_s1_arbitrator:the_touch_cs_s1|cpu_data_master_requests_touch_cs_s1~0                                                                                                                      ; 4       ;
; CORE_SOPC:inst|spi_touch_spi_control_port_arbitrator:the_spi_touch_spi_control_port|cpu_data_master_granted_spi_touch_spi_control_port~0                                                                          ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_baddr[9]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_data[42]~1                                                                                                                ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[3]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[4]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[5]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[6]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[7]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[9]                                                                                                                                                                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[10]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[11]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[12]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_tag[13]                                                                                                                                                                        ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[22]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[21]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[17]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[18]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[20]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[19]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[24]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[23]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[16]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[15]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[14]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[13]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[12]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[11]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[9]                                                                                                                                                                                ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[10]                                                                                                                                                                               ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_regnum_b_cmp_D                                                                                                                                                                       ; 4       ;
; CORE_SOPC:inst|cpu:the_cpu|M_regnum_a_cmp_D                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                 ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[5]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|rx_holding_reg[5]                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[5]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|rx_holding_reg[5]                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[6]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[6]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[7]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[7]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[4]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[4]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|TRDY~0                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|EOP                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|TRDY~0                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|EOP                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[0]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[1]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[1]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[2]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[2]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|endofpacketvalue_reg[3]                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|endofpacketvalue_reg[3]                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_ld8                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[1]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[3]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[4]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[5]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[6]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[19]~45                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|d_readdata_d1[31]                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|d_readdata_d1[23]                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_crst                                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_exception                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_estatus_reg_pie                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_bstatus_reg_pie                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_wrctl_bstatus~0                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_iw[8]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_wrctl_inst                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_iw[7]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_dst_regnum[4]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_wr_dst_reg_from_E                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_dst_regnum[2]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_dst_regnum[3]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_dst_regnum[0]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_dst_regnum[1]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|monitor_error                                                                                              ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                 ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~11                                                                                                                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[7]~8                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[6]~7                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[5]~6                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[4]~5                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[3]~4                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[2]~3                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[1]~2                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                            ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|i_refs[1]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|i_refs[2]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|i_count[0]~1                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[7]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[25]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[25]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[27]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[27]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[28]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[28]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[29]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[29]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[30]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[30]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[31]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_alu_result[31]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_break                                                                                                                                                                           ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_op_eret~3                                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_iw[14]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_rdv_counter[1]                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[12]~12                                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[14]~10                                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[13]~9                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[15]~8                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[11]~7                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[4]~5                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[3]~4                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[5]~3                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~13                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~9                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[23]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[10]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_dst_regnum[4]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_dst_regnum[2]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_dst_regnum[3]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_dst_regnum[0]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_dst_regnum[1]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_wr_dst_reg~0                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_iw[2]~2                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ctrl_implicit_dst_retaddr~8                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_dst_regnum[1]~6                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_wr_dst_reg                                                                                                                                                                           ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[22]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[24]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[25]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[26]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[23]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_ctrl_implicit_dst_retaddr                                                                                                                                                            ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~5                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[0]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[1]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw[9]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|Equal154~2                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_op_cmpge~0                                                                                                                                                                           ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rst2                                                                                                                         ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write2                                                                                                                  ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                       ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|r_val                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|monitor_ready                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cfgdout~0                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[3]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[4]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[5]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[6]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[7]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[6]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[8]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[9]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[10]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[7]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[5]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[0]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|Selector33~2                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|m_count[0]                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2_reg[2]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[4]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[2]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|full_0                                                                   ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_ap_cnt[1]                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[11]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[12]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[13]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[14]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[15]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[16]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[17]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[18]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[19]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[20]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[21]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[22]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[23]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[24]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[26]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[25]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[27]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[28]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[29]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[30]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[16]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[17]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[18]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[19]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[20]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[21]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[22]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[23]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[24]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[26]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_bht_data[1]                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_valid_from_D                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|M_ctrl_invalidate_i                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[8]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[7]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[6]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[5]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[4]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[3]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_br_pred_taken~0                                                                                                                                                                      ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc[2]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_firsttransfer~0                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|updated_one_count~1                                                      ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner[0]~1                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_waits_for_read~1                                                                                                  ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_arb_winner[0]~0                                                                                                   ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_data_depend~2                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mul_cnt[1]                                                                                                                                                                           ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_alu_result[3]                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[8]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[0]                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[1]                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|enable_action_strobe     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                      ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|data_wr_strobe                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_data_master_to_sdram_s1_module:rdv_fifo_for_cpu_data_master_to_sdram_s1|stage_0                                                                  ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|wr_address                                                                                                                   ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|Selector31~0                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|WideOr6~0                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|i_state.001                                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[10]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu_instruction_master_to_sdram_s1|updated_one_count~2                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[9]                                                                                                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[11]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[12]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[13]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[14]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[15]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[16]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[17]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[18]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[19]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[20]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[21]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[22]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_pc[24]                                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_end_xfer~0                                                                                                     ; 3       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|epcs_epcs_control_port_arb_winner[0]~0                                                                                                ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|av_start_rd~0                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_active                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_kill                                                                                                                                                                                 ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|D_iw_valid                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|ic_fill_req_accepted                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|cpu_instruction_master_dbs_address[1]                                                                                                 ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_byte_en[3]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_mem_byte_en[0]                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|epcs_epcs_control_port_arbitrator:the_epcs_epcs_control_port|cpu_instruction_master_granted_epcs_epcs_control_port                                                                                 ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|data_wr_strobe                                                                                                                                                 ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|Equal2~1                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|slowcount[0]                                                                                                                                                               ; 3       ;
; CORE_SOPC:inst|touch_irq_s1_arbitrator:the_touch_irq_s1|cpu_data_master_granted_touch_irq_s1~1                                                                                                                    ; 3       ;
; CORE_SOPC:inst|lcd_rd_s1_arbitrator:the_lcd_rd_s1|cpu_data_master_requests_lcd_rd_s1~0                                                                                                                            ; 3       ;
; CORE_SOPC:inst|bl_n_s1_arbitrator:the_bl_n_s1|cpu_data_master_requests_bl_n_s1                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|WideOr8~0                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|m_next.010000000                                                                                                                                                                   ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|pending~9                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|pending~4                                                                                                                                                                          ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_data[41]~3                                                                                                                ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_data[27]~0                                                                                                                ; 3       ;
; CORE_SOPC:inst|sdram:the_sdram|active_rnw                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_requests_cpu_jtag_debug_module~4                                                                                 ; 3       ;
; CORE_SOPC:inst|touch_cs:the_touch_cs|data_out                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|spi_touch:the_spi_touch|SSO_reg                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|reset:the_reset|data_out                                                                                                                                                                           ; 3       ;
; CORE_SOPC:inst|lcd_wr:the_lcd_wr|data_out                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|lcd_rs:the_lcd_rs|data_out                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|lcd_rd:the_lcd_rd|data_out                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|lcd_cs:the_lcd_cs|data_out                                                                                                                                                                         ; 3       ;
; CORE_SOPC:inst|bl_p:the_bl_p|data_out                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|bl_n:the_bl_n|data_out                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|epcs:the_epcs|epcs_sub:the_epcs_sub|SSO_reg                                                                                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[15]                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[7]                          ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[12]                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[16]                                                                                        ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[9]                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[8]                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[7]                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[6]                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[5]                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[9]~18                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[8]~16                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[7]~14                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[6]~12                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[5]~10                                                                                                                                                                    ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[4]~8                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[3]~6                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[2]~4                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[3]                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[4]                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|q_b[5]                                                                                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[1]~2                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|F_pc_plus_one[0]~0                                                                                                                                                                     ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_regnum_a_cmp_D                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|A_regnum_b_cmp_D                                                                                                                                                                       ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[35]                         ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[5]                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[6]                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[7]                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[8]                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[10]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[9]                                                                                                                                                                              ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[31]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[11]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[14]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[13]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[12]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|E_src2[15]                                                                                                                                                                             ; 3       ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[0]                          ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[2]~2                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|Equal3~1                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~1                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|irsr_reg[2]~6                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                               ; 2       ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[25]~110                                                                                                                                                                     ; 2       ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[27]~109                                                                                                                                                                     ; 2       ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[28]~108                                                                                                                                                                     ; 2       ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[29]~107                                                                                                                                                                     ; 2       ;
; CORE_SOPC:inst|cpu:the_cpu|D_src2_reg[30]~106                                                                                                                                                                     ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------+
; Name                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------+
; CORE_SOPC:inst|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_bpf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M9K_X27_Y19_N0                 ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_udd1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                            ; M9K_X27_Y16_N0, M9K_X27_Y15_N0 ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_i2g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 24           ; 64           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 1536  ; 64                          ; 24                          ; 64                          ; 24                          ; 1536                ; 1    ; cpu_ic_tag_ram.mif              ; M9K_X27_Y17_N0                 ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_f572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M9K_X15_Y7_N0, M9K_X15_Y8_N0   ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_b7f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M9K_X27_Y12_N0                 ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_c7f1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M9K_X27_Y13_N0                 ;
; CORE_SOPC:inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; epcs_boot_rom_synth.hex         ; M9K_X15_Y9_N0                  ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X15_Y5_N0                  ;
; CORE_SOPC:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                            ; M9K_X15_Y4_N0                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |LED_hello_world|CORE_SOPC:inst|epcs:the_epcs|altsyncram:the_boot_copier_rom|altsyncram_sc31:auto_generated|ALTSYNCRAM                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100101000000110) (45006) (18950) (4A06)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001100000000110) (14006) (6150) (1806)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101000000110) (25006) (10758) (2A06)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(00000000000000000000011100000110) (3406) (1798) (706)   ;
;32;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)    ;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)   ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;
;40;(00000000000011011000100000111010) (3304072) (886842) (D883A)    ;(00000101000000000000000100000100) (500000404) (83886340) (5000104)   ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;
;48;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)    ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;
;56;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;
;64;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)    ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;72;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)    ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;
;80;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)    ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;(00000000100000000000000000000100) (40000004) (8388612) (800004)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)    ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101010100000110) (17752406) (4183302) (3FD506)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;
;96;(00000100000000000000011001000100) (400003104) (67110468) (4000644)    ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011010000000110) (17732006) (4174854) (3FB406)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000001111111100100100000110) (17744406) (4180230) (3FC906)    ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;
;112;(00000000100000000000100001000100) (40004104) (8390724) (800844)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010110100000110) (17726406) (4173062) (3FAD06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111010011000000110) (17723006) (4171270) (3FA606)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111011101100000110) (17735406) (4176646) (3FBB06)   ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;
;120;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)    ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)   ;(00010011101111111001100000100110) (-1937253250) (331323430) (13BF9826)   ;
;128;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)    ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001110000000110) (17716006) (4168710) (3F9C06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001010100000110) (17712406) (4166918) (3F9506)   ;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    CORE_SOPC:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y15_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 6,004 / 32,401 ( 19 % ) ;
; C16 interconnects          ; 50 / 1,326 ( 4 % )      ;
; C4 interconnects           ; 3,858 / 21,816 ( 18 % ) ;
; Direct links               ; 590 / 32,401 ( 2 % )    ;
; Global clocks              ; 5 / 10 ( 50 % )         ;
; Local interconnects        ; 1,686 / 10,320 ( 16 % ) ;
; R24 interconnects          ; 100 / 1,289 ( 8 % )     ;
; R4 interconnects           ; 4,552 / 28,186 ( 16 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.14) ; Number of LABs  (Total = 284) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 43                            ;
; 2                                           ; 11                            ;
; 3                                           ; 1                             ;
; 4                                           ; 7                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 1                             ;
; 12                                          ; 3                             ;
; 13                                          ; 4                             ;
; 14                                          ; 2                             ;
; 15                                          ; 4                             ;
; 16                                          ; 189                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.68) ; Number of LABs  (Total = 284) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 232                           ;
; 1 Clock                            ; 257                           ;
; 1 Clock enable                     ; 151                           ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 49                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 50                            ;
; 2 Clocks                           ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.20) ; Number of LABs  (Total = 284) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 20                            ;
; 2                                            ; 24                            ;
; 3                                            ; 2                             ;
; 4                                            ; 8                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 1                             ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 17                            ;
; 21                                           ; 15                            ;
; 22                                           ; 18                            ;
; 23                                           ; 26                            ;
; 24                                           ; 18                            ;
; 25                                           ; 22                            ;
; 26                                           ; 15                            ;
; 27                                           ; 12                            ;
; 28                                           ; 15                            ;
; 29                                           ; 6                             ;
; 30                                           ; 9                             ;
; 31                                           ; 8                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.50) ; Number of LABs  (Total = 284) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 44                            ;
; 2                                               ; 12                            ;
; 3                                               ; 3                             ;
; 4                                               ; 8                             ;
; 5                                               ; 6                             ;
; 6                                               ; 15                            ;
; 7                                               ; 13                            ;
; 8                                               ; 14                            ;
; 9                                               ; 29                            ;
; 10                                              ; 17                            ;
; 11                                              ; 15                            ;
; 12                                              ; 14                            ;
; 13                                              ; 13                            ;
; 14                                              ; 24                            ;
; 15                                              ; 13                            ;
; 16                                              ; 19                            ;
; 17                                              ; 8                             ;
; 18                                              ; 5                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 4                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.13) ; Number of LABs  (Total = 284) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 22                            ;
; 4                                            ; 18                            ;
; 5                                            ; 5                             ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 5                             ;
; 17                                           ; 5                             ;
; 18                                           ; 10                            ;
; 19                                           ; 9                             ;
; 20                                           ; 17                            ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 11                            ;
; 29                                           ; 6                             ;
; 30                                           ; 13                            ;
; 31                                           ; 17                            ;
; 32                                           ; 12                            ;
; 33                                           ; 9                             ;
; 34                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                 ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                ; 67           ; 37           ; 67           ; 0            ; 0            ; 78        ; 67           ; 0            ; 78        ; 78        ; 0            ; 0            ; 0            ; 4            ; 36           ; 0            ; 0            ; 36           ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 78        ; 0            ; 0            ;
; Total Unchecked                           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                        ; 11           ; 41           ; 11           ; 78           ; 78           ; 0         ; 11           ; 78           ; 0         ; 0         ; 78           ; 78           ; 78           ; 74           ; 42           ; 78           ; 78           ; 42           ; 74           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ; 0         ; 78           ; 78           ;
; Total Fail                                ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; S_CLK                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_CLK                                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_SCE                                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_SDO                                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAS                                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CKE                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAS                                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; WE                                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_bl_n                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_bl_p                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_lcd_cs                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_lcd_rd                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_lcd_rs                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_lcd_wr                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_reset                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MOSI_from_the_spi_touch                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCLK_from_the_spi_touch                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SS_n_from_the_spi_touch                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_port_from_the_touch_cs                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA[1]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BA[0]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[12]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[11]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[10]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[9]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[8]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[7]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[6]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[5]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[4]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[3]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[2]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[1]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RA[0]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[1]                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[0]                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bidir_port_to_and_from_the_lcd32_data[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[15]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[14]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[13]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[12]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[11]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[10]                                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[9]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[8]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[7]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[6]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[5]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[4]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[3]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[2]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[1]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DQ[0]                                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_port_to_the_touch_irq                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EPCS_DATA0                                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MISO_to_the_spi_touch                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Mon Feb 25 15:08:06 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off LED_hello_world -c LED_hello_world
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE10F17C8 for design "LED_hello_world"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -100 degrees (-5556 ps) for PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE6F17C8 is compatible
    Info: Device EP4CE15F17C8 is compatible
    Info: Device EP4CE22F17C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Ignored reserve pin assignment to SPI programming pin DCLK
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 3 pins of 74 total pins
    Info: Pin out_port_from_the_bl_n not assigned to an exact location on the device
    Info: Pin out_port_from_the_bl_p not assigned to an exact location on the device
    Info: Pin SS_n_from_the_spi_touch not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu.sdc'
Warning: Node: CLK was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst1|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst1|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node CORE_SOPC:inst|CORE_SOPC_reset_clk_domain_synch_module:CORE_SOPC_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node CORE_SOPC:inst|sdram:the_sdram|active_cs_n~0
        Info: Destination node CORE_SOPC:inst|sdram:the_sdram|active_rnw~1
        Info: Destination node CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node CORE_SOPC:inst|sdram:the_sdram|i_refs[0]
        Info: Destination node CORE_SOPC:inst|sdram:the_sdram|i_refs[2]
        Info: Destination node CORE_SOPC:inst|sdram:the_sdram|i_refs[1]
        Info: Destination node CORE_SOPC:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info: Automatically promoted node CORE_SOPC:inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info: Created 66 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 3 (unused VREF, 3.3V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  13 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  7 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  6 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 21 total pin(s) used --  6 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  14 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 3 total pin(s) used --  11 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Warning: PLL "PLL:inst1|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "S_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:06
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 14% of the available device resources
    Info: Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins must use external clamping diodes.
    Info: Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning: 36 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin bidir_port_to_and_from_the_lcd32_data[15] uses I/O standard 3.3-V LVTTL at T7
    Info: Pin bidir_port_to_and_from_the_lcd32_data[14] uses I/O standard 3.3-V LVTTL at R6
    Info: Pin bidir_port_to_and_from_the_lcd32_data[13] uses I/O standard 3.3-V LVTTL at T8
    Info: Pin bidir_port_to_and_from_the_lcd32_data[12] uses I/O standard 3.3-V LVTTL at R7
    Info: Pin bidir_port_to_and_from_the_lcd32_data[11] uses I/O standard 3.3-V LVTTL at T9
    Info: Pin bidir_port_to_and_from_the_lcd32_data[10] uses I/O standard 3.3-V LVTTL at R8
    Info: Pin bidir_port_to_and_from_the_lcd32_data[9] uses I/O standard 3.3-V LVTTL at T10
    Info: Pin bidir_port_to_and_from_the_lcd32_data[8] uses I/O standard 3.3-V LVTTL at R9
    Info: Pin bidir_port_to_and_from_the_lcd32_data[7] uses I/O standard 3.3-V LVTTL at T11
    Info: Pin bidir_port_to_and_from_the_lcd32_data[6] uses I/O standard 3.3-V LVTTL at R10
    Info: Pin bidir_port_to_and_from_the_lcd32_data[5] uses I/O standard 3.3-V LVTTL at N9
    Info: Pin bidir_port_to_and_from_the_lcd32_data[4] uses I/O standard 3.3-V LVTTL at P9
    Info: Pin bidir_port_to_and_from_the_lcd32_data[3] uses I/O standard 3.3-V LVTTL at N11
    Info: Pin bidir_port_to_and_from_the_lcd32_data[2] uses I/O standard 3.3-V LVTTL at P11
    Info: Pin bidir_port_to_and_from_the_lcd32_data[1] uses I/O standard 3.3-V LVTTL at N12
    Info: Pin bidir_port_to_and_from_the_lcd32_data[0] uses I/O standard 3.3-V LVTTL at R11
    Info: Pin DQ[15] uses I/O standard 3.3-V LVTTL at G15
    Info: Pin DQ[14] uses I/O standard 3.3-V LVTTL at J15
    Info: Pin DQ[13] uses I/O standard 3.3-V LVTTL at J16
    Info: Pin DQ[12] uses I/O standard 3.3-V LVTTL at K15
    Info: Pin DQ[11] uses I/O standard 3.3-V LVTTL at K16
    Info: Pin DQ[10] uses I/O standard 3.3-V LVTTL at L15
    Info: Pin DQ[9] uses I/O standard 3.3-V LVTTL at L16
    Info: Pin DQ[8] uses I/O standard 3.3-V LVTTL at N15
    Info: Pin DQ[7] uses I/O standard 3.3-V LVTTL at P1
    Info: Pin DQ[6] uses I/O standard 3.3-V LVTTL at P2
    Info: Pin DQ[5] uses I/O standard 3.3-V LVTTL at N1
    Info: Pin DQ[4] uses I/O standard 3.3-V LVTTL at N2
    Info: Pin DQ[3] uses I/O standard 3.3-V LVTTL at L1
    Info: Pin DQ[2] uses I/O standard 3.3-V LVTTL at L2
    Info: Pin DQ[1] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin DQ[0] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin CLK uses I/O standard 3.3-V LVTTL at E16
    Info: Pin RESET uses I/O standard 3.3-V LVTTL at B16
    Info: Pin in_port_to_the_touch_irq uses I/O standard 3.3-V LVTTL at T4
    Info: Pin MISO_to_the_spi_touch uses I/O standard 3.3-V LVTTL at L9
Warning: PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info: Pin EPCS_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info: Generated suppressed messages file E:/Program/EP4CE10/nios/LCD32/LED_hello_world.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 357 megabytes
    Info: Processing ended: Mon Feb 25 15:08:25 2013
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Program/EP4CE10/nios/LCD32/LED_hello_world.fit.smsg.


